• 資訊

  深入研究計算繞線寄生RC參數和繞線delay的數學模型
  

  志芯
  發布于 03/26 11:20
• 資訊

  探STA | 修timing violation的二十一種方法
  

  志芯
  發布于 03/11 10:10
• 資訊

  片上誤差（OCV）的來龍去脈
  

  志芯
  發布于 03/04 08:25
• 資訊

  SRAM的基本結構原理和floorplan時memory如何擺放？
  

  志芯
  發布于 03/03 08:20
• 資訊

  什么是AOCV、POCV和LVF？
  

  志芯
  發布于 03/02 12:00
• 資訊

  淺談MOS管中的寄生電容
  

  志芯
  發布于 03/01 10:10
• 資訊

  IC腳本之變量 | 從shell到Tcl到Perl
  

  志芯
  發布于 03/01 09:05
• 資訊

  筆記 | RTL概念和RTL建模
  

  志芯
  發布于 02/28 09:15
• 資訊

  標準單元的verilog描述之組合邏輯
  

  志芯
  發布于 02/27 14:01
• 資訊

  布局布線工具INNOVUS使用心得之Floorplan
  

  志芯
  發布于 02/21 15:00
• 資訊

  關于寄生參數提取的若干問題
  

  志芯
  發布于 02/21 13:30
• 資訊

  標準單元的verilog描述之觸發器
  

  志芯
  發布于 01/21 12:02
• 資訊

  從反相器感受Verilog設計和驗證
  

  志芯
  發布于 01/20 12:20
• 資訊

  筆記 | 什么是狀態機
  

  志芯
  發布于 01/12 12:02
• 資訊

  筆記 | RTL設計編碼原則
  

  志芯
  發布于 01/11 09:30
• 資訊

  筆記 | verilog描述方式和設計層次
  

  志芯
  發布于 01/09 19:50
• 資訊

  筆記 | verilog語法基礎
  

  志芯
  發布于 01/09 09:30
• 資訊

  筆記 | VHDL設計方法學
  

  志芯
  發布于 01/06 10:30
• 資訊

  IC腳本之條件控制 | 從Shell到Tcl到Perl
  

  志芯
  發布于 01/02 10:52
• 資訊

  IC腳本之數組 | 從Shell到Tcl到Perl
  

  志芯
  發布于 2022/12/27

正在努力加載...